由于在嵌入式系統(tǒng)開發(fā)中越來越多的應(yīng)用到FPGA，而一些嵌入式CPU，比如STM32 為了降低成本，減小封裝尺寸，沒有外接專門的CPU 讀寫總線，而只提供了一些如SPI 和I2C 的接口。而且在應(yīng)用中經(jīng)常有數(shù)據(jù)要配置到FPGA 中，如FPGA 中的應(yīng)用配置寄存器，和配置表項(xiàng)等，都需要CPU 配置。這些數(shù)據(jù)的數(shù)據(jù)量不大，速度也不要求很高，很適合用I2C 總線來配置。
I2C 總線是Philips 公司設(shè)計(jì)的一種控制和配置內(nèi)部IC 雙向兩線的串行總線。主要特點(diǎn)是接口信號(hào)線較少，但是其數(shù)據(jù)的傳送速率不是很高，其高速模式下為3.4Mb/s.應(yīng)用于配置FPGA 比較適合。在通常的應(yīng)用中嵌入式CPU 作為MASTER 模式的主器件，F(xiàn)PGA 作為SLAVE 模式的從器件。通過使用I2C 總線，減少了CPU 和FPGA 的連線，而且嵌入式CPU 一般有內(nèi)含I2C總線控制器，使得CPU 和FPGA 間的通訊硬件電路簡(jiǎn)化。
1 I2C SLAVE 模式整體結(jié)構(gòu)的分析設(shè)計(jì)
I2C 總線要求兩條信號(hào)線，一條串行數(shù)據(jù)線 SDA，一條串行時(shí)鐘線 SCL.通過串行方式傳送數(shù)據(jù)。它是一個(gè)多主器件的總線，如果兩個(gè)或更多主器件同時(shí)傳輸數(shù)據(jù)，可以沖突檢測(cè)和仲裁。為簡(jiǎn)化設(shè)計(jì)和滿足應(yīng)用要求，該設(shè)計(jì)實(shí)現(xiàn)一個(gè)標(biāo)準(zhǔn)I2C總線的子集。完成1 字節(jié)的單次讀寫和連續(xù)讀寫功能。所以這就要求應(yīng)用中的I2C 總線上只能有一個(gè)主器件，而FPGA 邏輯則只能當(dāng)成從器件。I2C 總線的兩條信號(hào)線都是開漏的，必須外接上拉電阻，以保證總線空閑時(shí)，總線都處于高電平。I2C的讀寫時(shí)序圖如圖1.
從圖1 中可以看出，總線的起始條件為在SCL 為高電平時(shí)，SDA 拉低產(chǎn)生一個(gè)下降沿。而總線的停止條件為在SCL 為高電平時(shí)，SDA 釋放由上拉電阻產(chǎn)生一個(gè)上升沿。在快速模式下，SCL 時(shí)鐘頻率最大值為400KHz，SCL 時(shí)鐘的低電平周期最小為1.3μs，SCL 時(shí)鐘的高電平周期最小為0.6μs.在輸入端，輸入濾波器必須抑制的毛刺脈寬最大值為50ns.由于SCL是由主器件CPU 的內(nèi)置I2C 模塊產(chǎn)生的，所以SCL 的時(shí)序肯定符合要求。而FPGA 要采樣SCL 和SDA 信號(hào)，那么FPGA 的采樣時(shí)鐘頻率至少要為SCL 頻率的2 倍以上。再加上抑制的毛刺脈寬最大值為50ns.當(dāng)FPGA 的系統(tǒng)時(shí)鐘為100MHz 時(shí)，端口以100MHz 的頻率采樣信號(hào)，遠(yuǎn)遠(yuǎn)大于快速模式下SC的400KHz，抑制的毛刺也將在5 個(gè)時(shí)鐘周期內(nèi)處理。
