對于新手來說，掌握EMI/EMC并不是件容易的事。最近看到一些電源朋友對于EMI/EMC方面的問題有一些困擾，本文就將針對在電源電路設計中容易出現的常見問題進行匯總，并分享給朋友們。

EMI的問題和信號完整性的問題是相互關聯的，如何在定義標準的過程中平衡兩者?

答：信號完整性和EMC還處于草案中不便于公開，至于信號完整性和EMI兩者如何平衡，這不是測試規范的事，如果要達到二者平衡，最好是降低通信速度，但大家都不認可。

PCB設計中如何盡可能的達到EMC要求，又不致造成太大的成本壓力?

答：PCB板上會因EMC而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個系統通過EMC的要求。以下僅就PCB板的設計技巧提供幾個降低電路產生的電磁輻射效應。

1、盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產生的高頻成分。

2、注意高頻器件擺放的位置，不要太靠近對外的連接器。

3、注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。

4、在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。

5、對外的連接器附近的地可與地層做適當分割，并將連接器的地就近接到chassis ground。

6、可適當運用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。

7、電源層比地層內縮20H，H為電源層與地層之間的距離。

PCB設計中當一塊PCB板中有多個數/模功能塊時，常規做法是要將數/模地分開，原因何在?

答：將數/模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生噪聲，噪聲的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉， 模擬的信號依然會被地噪聲干擾。也就是說數模地不分割的方式只能在模擬電路區域距產生大噪聲的數字電路區域較遠時使用。

在高速PCB設計時，設計者應該從哪些方面去考慮EMC、EMI的規則呢?

答：一般EMI/EMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面，前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz)，所以不能只注意高頻而忽略低頻的部分。一個好的EMI/EMC設計必須一開始布局時就要考慮到器件的位置， PCB迭層的安排， 重要聯機的走法， 器件的選擇等， 如果這些沒有事前有較佳的安排， 事后解決則會事倍功半， 增加成本，例如時鐘產生器的位置盡量不要靠近對外的連接器， 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射， 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分， 選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求以降低電源層噪聲；另外， 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射，還可以用分割地層的方式以控制高頻噪聲的范圍，最后， 適當的選擇PCB與外殼的接地點(chassis ground)。

PCB設計時，怎樣通過安排迭層來減少EMI問題?

答：首先，EMI要從系統考慮，單憑PCB無法解決問題。層疊對EMI來講，主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾；另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。

PCB設計時，為何要鋪銅?

答：一般鋪銅有幾個方面原因：

1、EMC對于大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如PGND起到防護作用。

2、PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對于布線較少的PCB板層鋪銅。

3、信號完整性要求，給高頻數字信號一個完整的回流路徑，并減少直流網絡的布線。

當然還有散熱、特殊器件安裝要求鋪銅等等原因。