近日，TI推出了一款為通信、國防以及測量測試等高精度應用領域準備的信號鏈解決方案。這款方案具有非常高的準確性和靈活度。這款將 135 MSPS 的 16 位單通道模數(shù)轉換器 (ADC) 與低抖動時鐘合成器結合城的數(shù)據(jù)轉換器已集成在同一評估板(EVM)上，有助于快速評估上述復雜系統(tǒng)。

這款數(shù)據(jù)轉換器不僅可針對測量測試系統(tǒng)提供更高的準確度，而且還能憑借更高帶寬在包括空中接口等在內(nèi)的無線通信領域提供更高的靈敏度。ADS5483 ADC擁有高信噪比 (SNR) 與無雜散動態(tài)范圍 (SFDR)，可通過第二尼奎斯特區(qū) (Nyquist zone) 接收來自 DC 的輸入頻率。其擁有高信噪比 (SNR) 與無雜散動態(tài)范圍 (SFDR)，可通過第二尼奎斯特區(qū) (Nyquist zone) 接收來自 DC 的輸入頻率。采樣速率為 135 MSPS 的 ADC 在輸入頻率 (IF) 為 70 MHz 時可實現(xiàn) 78.6 dBFS 的 SNR 以及 95 dBc 的 SFDR，與同類 ADC 相比，SNR 高出 3.5 dB，SFDR 高出 8 dB。更高性能 ADS 5483 能夠顯著增強設計靈活性，進而使眾多應用受益匪淺。

這款數(shù)據(jù)轉換器在高帶寬應用中通過集成全差動輸入緩沖器顯著簡化了模擬前端設計。該緩沖器采用 TI BiCom3 高速工藝技術開發(fā)而成，可在整個輸入頻率范圍內(nèi)提供恒定輸入阻抗，并能避免 ADC 跟蹤保持結構的反沖 (kickbac) 現(xiàn)象，以確保信號的持續(xù)線性 (consistent linearity)。此外，與同類ADC競爭產(chǎn)品不同的是，ADS5483 采用差分雙倍數(shù)據(jù)速率 (DDR) LVDS 輸出，可顯著減少其在 FPGA 或 ASIC 器件上的 I/O 跡線數(shù)及引腳數(shù)。超低抖動 CDCE72010 時鐘同步器能夠提供低于 50 飛秒 (fs) 的最佳附加抖動性能，可充分滿足 ADS5483 等高速 ADC 的時鐘抖動需求。

轉換器內(nèi)部的新型時鐘同步器可支持各種頻率，能夠充分滿足無線基站或測量測試設備等各類系統(tǒng)的要求。在頻率高達 1.5 GHz，輸入頻率介于 8 KHz～500 MHz 之間時，該同步器能夠支持多達 10 個 LVPECL、10 個 LVDS 或 20 個 LVCMOS 可配置輸出。此外，設計人員還能在同一時鐘合成器中集成兩組頻率，并選擇兩個外接 VCO/VCXO。CDCE72010 的片上 EEPROM 存儲默認設置使設計人員能夠縮短系統(tǒng)啟動時間，并消除采用外接組件的麻煩。ADS5483 與 CDCE72010 均在同一個 EVM 上提供，有助于快速評估復雜系統(tǒng)。為幫助設計人員靈活地規(guī)則頻率，該 EVM 包含眾多組件，如針對 VCXO 與晶振濾波器的開放式插槽以及針對外部源時鐘輸入的旁路功能。此外，TI 還可提供適用于其各種高速 LVDS 輸出 ADC 系列的 TSW1200 數(shù)字采集工具。TSW1200 可以快速評估高達 16 位分辨率以及 500 MSPS 采樣率的 ADC，從而不僅能夠簡化設計工藝，同時還可幫助設計人員加速相關系統(tǒng)的上市進程。