-雙方的緊密合作達成真正3D 裝置整合的設計解決方案
-重點摘要：
?為新的晶片堆疊技術提供有效率的支援，可確保實現最高效能的 3D-IC 解決方案。
?該解決方案包括多晶片（multi-die）布局實作，以及輔以實體驗證（physical verification）的寄生萃取（parasitic extraction）和時序分析（timing analysis）。
?與先期客戶合作，加速高度整合之新一代產品的上市時程。
新思科技近日宣布新思科技設計平臺（Synopsys Design Platform）已通過臺積公司最新系統整合晶片（System-on-Integrated-Chips，TSMC-SoIC?）3D 晶片堆疊（chip stacking）技術的認證。其全平臺的實現能力，輔以具備高彈性的參考流程，能協助客戶進行行動運算、網路通訊、消費性和汽車電子應用，對于高效能、高連結和多晶片技術等設計解決方案的部署。
新思科技設計平臺是以設計實作與簽核解決方案為中心，其大量的參考方法（reference methodology）包括先進的貫穿介電導通孔（through-dielectric-via，TDV）建模、多晶片布局攫取（layout capture）、實體平面規劃（physical floorplanning）和實作，以及寄生萃取與時序分析和可高度擴展的實體驗證（physical verification）。支援臺積公司先進 SoIC 晶片堆疊技術的新思科技設計平臺之主要產品特色如下：
?IC Compiler? II 布局繞線： 為多晶片IC的高復雜度提供高效率的設計攫取和靈活的規劃。高品質的繞線支援涵蓋 TSV、TDV、凸塊（bump）和 RDL 連結解決方案。
?PrimeTime? 時序簽核：全系統靜態時序分析（static timing analysis，STA），支援多晶片靜態時序分析。
?StarRC? 萃取簽核：為3D-IC 方法論提供先進的功能，可處理多晶片寄生交互作用，并為 TDV 和 TSV 提供新的建模。
?IC Validator 實體簽核：提供 DRC 與 LVS 的驗證，包括支援 SoIC 跨晶粒（cross die）介面 DRC/LVS 檢查。
臺積公司設計建構管理處資深處長 Suk Lee 表示：“系統頻寬與復雜度的挑戰促成創新產品的問世，臺積公司推出全新的3D 整合技術，并借由有效的設計實作將高度差異化產品推向市場。我們與新思科技持續的合作關系，為臺積公司創新的 SoIC 先進晶片堆疊技術提供了可擴展的方法。我們期待雙方客戶能受惠于這些先進的技術和服務，以實現真正的系統級封裝（systems-in-package，SiP）。”
新思科技設計事業群聯席總經理 Sassine Ghazi 指出，新思科技與臺積公司近期的合作成果，將可在系統規模和系統效能上帶來突破性的進展，新思科技的數位設計平臺以及雙方共同開發的相關方法，將使設計人員在佈署新一代多晶片解決方案時，能更有信心符合嚴格的時程規劃。
