-- 全新Speedster7t系列針對機器學習和高帶寬網絡應用進行了優(yōu)化

-- 全新架構和ACE軟件工具提供性能更高、設計周期更短的設計新范例

- Speedster7t器件采用臺積電7nm FinFET制造工藝

- 提供基于FPGA（現(xiàn)場可編程門陣列）的硬件加速器設備和高性能eFPGA（嵌入式FPGA）IP的全球領先企業(yè)Achronix半導體公司(Achronix Semiconductor Corporation)今天推出全新的創(chuàng)新型FPGA系列，以滿足人工智能/機器學習(AI/ML)以及高帶寬數(shù)據加速應用不斷提高的要求。在一種經過高度優(yōu)化的全新架構上打造而成的Achronix Speedster?7t系列超越了傳統(tǒng)的FPGA解決方案，具有類似ASIC（特定用途集成電路芯片）的性能、FPGA的廣泛適應性和可簡化設計的增強功能。

Speedster7t FPGA系列是專門按照AI/ML和高帶寬工作負載的要求來設計的，采用了革命性的全新2D片上網絡(NoC)和高密度的新型機器學習處理器(MLP)陣列。Speedster7t系列將FPGA可編程性與ASIC路由結構及計算引擎相結合，創(chuàng)造出一種名為“FPGA+”的新技術。

隨著AI/ML用例的迅速演變，人們需要用新的解決方案來滿足更高性能、更高靈活性和更快走向市場等各種要求。在這樣的背景下，Semico Research Corp.預計AI應用領域的FPGA的市場規(guī)模將在未來四年內擴大3倍，達到52億美元。

Achronix半導體公司總裁兼首席執(zhí)行官羅伯特-布萊克(Robert Blake)表示：“我們正處在智能化、自學習計算高速發(fā)展的起步階段，這將對我們日常生活的方方面面產生廣泛的影響。Speedster7t系列的推出是Achronix歷史畫卷上最濃墨重彩的一筆，它代表了四代硬件架構和軟件開發(fā)的創(chuàng)新與學習，是我們與重要客戶密切合作的成果。該系列融合了靈活的FPGA技術和ASIC核心效率，開創(chuàng)出全新的‘FPGA+’級芯片，真正突破了高性能計算加速的界限。”

為開發(fā)Speedster7t系列FPGA，Achronix的設計團隊重新設計了整個FPGA架構，力求做到片上處理、組件互連和外部I/O（輸入/輸出設備）之間的平衡，同時最大限度地提高數(shù)據密集型工作負載的吞吐量，最典型的就是基于邊緣和服務器的AI/ML應用、網絡和存儲方面的負載。

Speedster7t器件采用了臺積電(TSMC)的7nm FinFET（7納米鰭式場效應晶體管）制造工藝，可接受來自多個高速數(shù)據源的大量數(shù)據，再將數(shù)據分發(fā)到可編程的片上算法和處理單元上，然后以盡可能低的延遲實現(xiàn)計算加速。Speedster7t器件包括高帶寬GDDR6接口、400G以太網端口和PCI Express Gen5 -- 所有這些組件都互相連接，能在提供ASIC級帶寬的同時，完整保留FPGA的可編程性。

Semico Research的ASIC和SoC（片上系統(tǒng)）首席市場分析師里奇-瓦夫日尼亞克(Rich Wawrzyniak)評論說：“為了處理直接瞄準AI應用的海量數(shù)據，創(chuàng)新型硅架構頻頻問世，而全新推出的Achronix Speedster7t FPGA系列就是最好的例子。它將數(shù)學函數(shù)、內存和可編程性融合到機器學習處理器中，再結合跨芯片二維NoC結構，提供了消除瓶頸和確保數(shù)據在整個器件中自由流動的最佳途徑。對AI/ML應用而言，內存帶寬就是一切，Achronix Speedster7t系列在這方面樹立起極高的性能標準。”

針對計算性能進行優(yōu)化

Speedster7t FPGA的核心是新型MLP中的大規(guī)模并行可編程計算元件陣列，可提供業(yè)界最高的基于FPGA的計算密度。MLP是高度可配置的計算密集型單元塊，支持4到24位的整數(shù)格式和高效的浮點模式，包括直接支持TensorFlow的16位格式以及增強型塊浮點格式，將每個MLP的計算引擎增加一倍。

MLP與嵌入式內存塊緊密耦合，消除了傳統(tǒng)上與FPGA路由相關的延遲，確保以750 MHz（兆赫）的最高性能將數(shù)據傳送到MLP。高密度計算和高性能數(shù)據傳輸?shù)慕Y合使處理器結構能夠讓基于FPGA的有效運算速度Tops（萬億次/秒）達到最高。

世界級帶寬

對于高性能計算和機器學習系統(tǒng)而言，非常關鍵的一點就是片外內存的帶寬要高，才能提供和緩沖多個數(shù)據流。Speedster7t是唯一支持最高帶寬外部內存技術——GDDR6內存——的FPGA器件。由于每個GDDR6內存控制器都能支持512 Gbps（吉比特每秒）帶寬，Speedster7t器件中最多有8個GDDR6控制器，這樣GDDR6總帶寬便達到4 Tbps（太比特每秒），內存帶寬與基于HBM（高帶寬內存）的FPGA相同，但成本要低得多。

美光(Micron)計算與網絡業(yè)務部營銷副總裁馬爾-漢弗萊(Mal Humphrey)表示：“美光很高興與Achronix合作打造全球首個與GDDR6直接相連、可滿足高帶寬內存需求的FPGA。像這樣極具創(chuàng)新特色且可擴展的解決方案將推動AI領域進一步加大差異化，而這一領域需要異構計算選項和高性能內存相結合來加速數(shù)據洞察。”

除高內存帶寬之外，Speedster7t器件還包括業(yè)界性能最高的接口和端口，能支持極高帶寬的數(shù)據流；采用72個最高性能的SerDes，運行速率在1到112 Gbps之間；帶有前向糾錯(FEC)功能的硬化400G以太網MAC（媒體接入控制器）；支持4x 100G和8x 50G兩種配置；以及硬化PCI Express Gen5控制器，每個控制器有8或16個通道。

超高效的數(shù)據傳輸

雖然從Speedster7t的高速I/O和內存端口傳輸多太比特數(shù)據很容易超出一個傳統(tǒng)FPGA的面向比特、可編程互連結構的路由容量，但Speedster7t架構包括一個創(chuàng)新、高帶寬的二維NoC，在整個FPGA結構中橫向及縱向鋪展開，連接FPGA所有高速數(shù)據和內存接口。Speedster7t NoC就像是疊加在FPGA互連城市街道系統(tǒng)上的高速公路網絡，支持片上處理引擎之間的高帶寬通信。NoC中的每一行或每一列都通過兩個符合行業(yè)標準的256位單向AXI信道來通信，頻率為2 Ghz（吉赫茲），同時在每個方向進行512 Gbps的數(shù)據傳輸。

專用2D NoC的運用極大簡化了高速數(shù)據傳輸，并確保數(shù)據流可以輕松地定向到整個FPGA架構中的任一自定義處理引擎。最重要的是，NoC解決了傳統(tǒng)FPGA會出現(xiàn)的擁塞和性能瓶頸問題，傳統(tǒng)FPGA利用可編程路由和邏輯查找表(LUT)資源，在整個FPGA中傳送數(shù)據流。這種高性能網絡不僅可以提高Speedster7t FPGA的總帶寬容量，還可以在降低功耗的同時，提高LUT有效容量。

針對安全關鍵型和硬件保證型應用的安全功能

Speedster7t FPGAs具備最先進的比特流安全功能，以多層防御機制，確保比特流的保密性和完整性，從而有效抵御第三方攻擊的威脅。基于防篡改物理不可克隆功能(PUF)對密鑰進行加密，比特流的加密和驗證采用的是256位AES-GCM方法。為了防御邊信道攻擊，比特流被分割開，每個分段使用單獨導出的密鑰，而解密硬件采用了差分功耗分析(DPA)防御對策。此外，Speedster7t還運用2048位RSA公鑰認證協(xié)議來激活解密和驗證硬件。用戶可以放心地加載安全的比特流，因為這是一種專門設計的配置，已通過RSA公鑰、AES-GCM私鑰和CRC（循環(huán)冗余校驗碼）校驗的驗證。

可靠且低成本的ASIC轉換方案，滿足大批量生產需求

Achronix是唯一一家同時提供獨立FPGA和Speedcore?嵌入式FPGA IP的公司。Achronix在Speedster7t FPGA中使用的便是Speedcore eFPGA IP技術，支持從Speedster7t FPGA向ASIC的無縫轉換。FPGA應用通常具有必須保持可編程性的功能，而其他則是專用于特定系統(tǒng)應用的固定功能。在向ASIC轉換時，固定功能可以硬化為ASIC結構，從而縮小芯片尺寸，并降低成本和功耗。通過Speedcore eFPGA IP將Speedster7t FPGA轉換成ASIC，客戶可以節(jié)省高達50%的功耗和90%的成本。

供貨

Speedster7t FPGA器件提供363K至2.6M六輸入LUT架構配置。支持Speedcore eFPGA和Speedchip? FPGA芯片粒等所有Achronix產品的ACE設計工具現(xiàn)已上市。

第一批用于評估的器件和開發(fā)板將于2019年第四季度推出。