突破性技術利用行業金牌時序Signoff和機器學習技術加速統計良率分析，重新定義設計Signoff

重點：

獲得專利的全芯片級參數化設計良率分析提供準確的統計良率，比蒙特卡羅靜態時序分析的性能快1000多倍

特有的設計穩健性分析和優化，可在投片前識別和修復良率熱點

創新、智能的路徑仿真，具有真正的 HSPICE 精度，比傳統蒙特卡羅仿真速度快100至1000倍

新思科技（Synopsys, Inc., 納斯達克股票代碼：SNPS）近日宣布推出其 PrimeYield? 解決方案，這是獲得專利的快速統計方法和先進的機器學習技術加速支持的投片前設計良率分析的一項突破。它提供比現有解決方案快1000多倍的設計良率分析和優化，可擴展到具有數十億晶體管的量產系統級芯片（SoC），使 SoC 設計者能夠將設計良率優化左移至投片前的設計階段。

VLSI Research 董事長兼首席執行官 Dan Hutcheson 表示：“在投片前的設計階段識別和修復良率熱點的能力是一大突破。在試生產前左移設計良率優化，而無需完全的蒙特卡羅統計仿真，大大降低了非經常性工程成本，提高了生產率，更重要的是縮短了新設計即時變現的時間。”

PrimeYield 的創新型快速統計引擎獨特地利用了新思科技的黃金標準 PrimeTime® Signoff 和 HSPICE® 仿真工具的核心引擎，使用機器學習技術克服了以前因周轉時間長而無法進行全面的投片前良率統計分析的挑戰，從而能夠對任何尺寸的設計進行投片前設計良率分析和優化。將良率作為第四個設計質量指標，現在包括 PPA-Y （功耗、性能、面積和良率），新思科技 Fusion Design Platform? 可以提供速度更快、功耗更低、成本效益更高的硅芯片設計。

在機器學習技術的加速下，PrimeYield 在幾分鐘內以真正的 HSPICE 精度對關鍵時序路徑進行了快速的蒙特卡羅統計仿真，而不是花費完全統計仿真所需的數天或數周。它基于統計相關模型的專利參數化良率分析，支持對有數十億個單元的大規模 SoC 進行真正的統計良率分析和優化，這一分析以前只適用于幾十個單元。

PrimeYield 能夠快速識別和驅動對影響良率單元的優化，這些影響源自統計相關性和對各種設計變化（如供電電壓下降或制造變異性）的敏感性，同時 PrimeYield 使用行業標準輸入可立即進行部署。

新思科技芯片設計事業部工程高級副總裁 Jacob Avidan 表示：“新思科技與客戶密切合作的歷史悠久，持續推動技術創新，以應對 SoC 設計日益增長的挑戰。PrimeYield 的推出代表一種新型良率分析方法，左移設計良率優化并降低制造費用。”

通過推出 PrimeYield，新思科技鞏固了其在半導體良率分析方面的強大領導地位，從 Yield Explorer® 投片后良率分析和管理到投片前統計良率分析和優化，提供解決方案，加速可預測的客戶成功。