新思科技近日宣布提供運行速度達3.2 Gbps且經驗證的HBM2E PHY IP核，滿足先進圖形、高性能計算和網絡芯片的高吞吐量要求。通過臺積公司CoWoS®先進封裝技術驗證,新思科技DesignWare® HBM2E PHY IP核提供符合JEDEC HBM2E SDRAM標準的微凸塊陣列，達到最短的2.5D封裝路徑以及最高的信號完整性。
聚合帶寬為409 GBps，HBM2E PHY提供先進的FinFET工藝芯片所需的海量計算性能。HBM2E IP核是新思科技包括DDR5/4/3/2和LPDDR5/4/3/2 IP核在內的全面內存接口IP核解決方案的一部分，這些解決方案已在數百個設計方案中得到了充分驗證，并在數百萬個芯片中使用。
SK海力士HBM 事業部高級副總裁、DRAM 設計負責人Jun Hyun Chun表示：“作為一家全球領先的半導體生產商，SK海力士大力投資開發強大的DRAM，以期提供更高的容量和處理速度，同時保持嚴格的質量控制。我們持續與新思科技合作，為客戶提供經過充分測試，并與DesignWare HBM2E IP核具有互操作性的高性能HBM DRAM解決方案，提供先進工藝中計算密集型芯片所需的容量、吞吐量和功率。”
臺積公司設計基礎架構市場事業部資深總監Suk Lee表示：“雙方長期成功合作為共同客戶提供了獲取基于臺積公司先進工藝高品質DesignWare IP核的機會，廣泛應用于高性能芯片的應用中。臺積公司行業領先的7納米工藝和CoWoS®封裝技術與新思科技經驗證DesignWare HBM2E IP核相結合，使開發者能夠以更高的產量實現更快從驗證到封裝的生產過程，同時將集成風險降到最低。“
新思科技解決方案事業部營銷高級副總裁John Koeter表示：“高性能計算芯片需要更多的內存帶寬來管理大量的數據傳輸，以支持豐富的圖形和機器學習工作量。作為領先的內存接口IP核提供商，新思科技提供了一系列經驗證的DesignWare內存接口IP核解決方案，具有領先的功耗、性能和面積優勢，以滿足最具挑戰性的吞吐量需求。”
