東芝公司(Toshiba)今天宣布使用CMOS兼容工藝開發高功率增益晶體管。該晶體管可有效降低高頻射頻/模擬前端應用的功耗。詳細信息將于6月12日在2013年超大規模集成電路技術及電路研討會(Symposia on VLSI Technology and Circuits)期間公布，此次研討會將于2013年6月11日至14日在日本京都舉行。

智能手機和平板電腦等無線和移動設備的快速增長正推動對低功耗和高性能射頻/模擬電路的需求。但是，由于晶體管擴展會導致噪音和能量增益效率的下降，因此很難將數字電路廣泛使用的先進設備和工藝技術應用至射頻/模擬電路。

東芝通過一種新設備結構(使用兩種不同材料作為一個金屬氧化物半導體場效應晶體管(MOSFET)的柵電極)和一種工藝整合方案(采用廣泛使用的常見半導體制造方法)解決了這一問題。這種方法實現了納米級柵長控制。

晶體管的實驗結果表明功耗顯著降低，并且作業速度沒有出現任何下降。

這種設備結構的獨特特征是兩種材料(n型硅和p型硅)之間的薄氧化物阻擋膜，這種膜可以抑制雜質互擴散。柵電極區域中可以實現高電場，從而提高放大器效率。不同的柵電極材料采用不同的柵氧化膜厚度。這種結構在飽和狀態下可實現控制良好的設備屬性，即便在低工作電壓下也可實現。

這種新設備制造工藝還適用于高級數字大規模集成電路制造所使用的高介柵極絕緣層。