在本周舉辦的國際固態(tài)電路研討會(ISSCC2012)上，imec和瑞薩電子株式會社(TSE：6723，以下簡稱“瑞薩電子”)推出了創(chuàng)新型SAR-ADC(逐次比較性模數(shù)轉(zhuǎn)換器)，大幅提升了能效和速度，面向符合新一代高帶寬標(biāo)準(zhǔn)要求的無線接收器，例如LTE-advanced和新興的Wi-Fi(IEEE802.11ac)。

imec和瑞薩電子開發(fā)的SAR ADC

SAR ADC具有能效高和外形小巧的特點，從而讓該架構(gòu)對各種無線應(yīng)用都極具吸引力。SAR ADC是那些具有中等分辨率和采樣頻率的應(yīng)用的首選架構(gòu)。然而，符合新一代高帶寬標(biāo)準(zhǔn)(如LTE-advanced和新一代Wi-Fi)要求的無線接收器需要速度更高的ADC。這種新型SAR ADC架構(gòu)由imec和瑞薩電子合作開發(fā)而成，滿足了對更快速的小型低功耗ADC的需求。新推出的ADC是一款超低功耗(1.7mW)、高分辨率(11位)、全動態(tài)、兩步式交織流水線SAR ADC，在高達250Msps的采樣速率下實現(xiàn)了創(chuàng)紀錄的高能效 - 每轉(zhuǎn)換步10fJ。它大幅提升了速率和采樣頻率，比現(xiàn)有的高級ADC IP模塊均高一個數(shù)量級。

這是通過基于imec先前的創(chuàng)新型ADC設(shè)計的新型轉(zhuǎn)換器架構(gòu)實現(xiàn)的，巧妙地抓住了現(xiàn)代高級CMOS技術(shù)創(chuàng)造的機遇。設(shè)計采用全動態(tài)電路，這樣功耗就與采樣頻率呈線性變化關(guān)系，最大限度地實現(xiàn)了數(shù)字化，比較器是僅有的模擬模塊。

ADC原型采用40nm CMOS工藝制造而成，核心芯片面積為0.066平方毫米。測量顯示DNL(微分直線型誤差)和INL(積分直線型誤差)分別為0.8/-0.5和1.1/-1.5 LSB。動態(tài)性能表現(xiàn)為在10Msps的速率下實現(xiàn)了62dB的SNDR(10.0 ENOB)，而在高達250Msps的采樣速率下則能保持9.5 ENOB的水平。功耗為6.9pJ/轉(zhuǎn)換(70μW@10Msps和1.7mW 250Msps)，從而實現(xiàn)了每轉(zhuǎn)換步7~10fJ的高能效。

在ISSCC上，imec和瑞薩電子還推出了一種連接ADC架構(gòu)與整個無線電架構(gòu)的新方法。為了提高整個接收器系統(tǒng)的能效和避免電壓型ADC系統(tǒng)內(nèi)的大型輸入電容器帶來的問題，利用3.2-51.2mSiemens電流型可變增益跨導(dǎo)器(VGA)來驅(qū)動電荷型SAR ADC，而不會產(chǎn)生多余的消耗，大幅降低整個系統(tǒng)的總功耗降。采用40nm CMOS工藝制造而成的10位10-80Msps VGA-ADC在達到70dB的動態(tài)范圍的同時，實現(xiàn)了5.45mA以下的低電流(在1.1V的電源電壓下)。