Cadence FPGA System Planner(FSP)是一款完整性高的FPGA-PCB系統化協同設計工具。此次主要為大家介紹FPGA System Planner的基本情況，詳見原文。

在較新的FPGA設計中幾乎有超過千個可編程的I/O引腳，若再包含多個FPGA時，工程師就會遇到初期規劃I/O引腳，并配合后期layout placement時該如何最佳化的瓶頸及困難。Cadence OrCAD and Allegro FPGA System Planner便可滿足較復雜的設計及在設計初級產生最佳的I/O引腳規劃，并可透過FSP做系統化的設計規劃，同時整合logic、schematic、PCB同步規劃單個或多個FPGA pin的最佳化及layout placement，借由整合式的界面以減少重復在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節省更多的走線空間或疊構，FSP不僅能加快產品上市時間，還能夠節省設計成本。

Specifying Design Intent

在FSP整合工具內可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內的包裝，預先讓我們同步規劃FPGA設計及在PCB的placement。