IM Flash 技術有限責任公司是英特爾與美光科技的合資公司，日前，該公司表示目前正在策劃如何及何時將3D技術用于NAND閃存ICs制造中。
在5月23日的IMEC技術論壇上，英特爾技術制造副總裁兼IMFT聯席CEO Keyvan Esfarjani 透露了一些對3D NAND的看法。目前的非易失性NAND的Cell單元還是2D排列的，新的3D堆棧NAND將以GAA(Gate All Around)的結構形式將傳統的2D Cell單元垂直排列起來。
目前東芝在3D NAND閃存上的研究處于領先地位，在過去的幾年東芝展開了多次學術會議。去年年底他們宣布了基于一個50nm寬的垂直通道上集成的16層NAND單元，今年開始出樣，2015年投入量產，東芝的p-BiCS技術將晶體管以U形排列。
Esfarjani表示，2D NAND Flash目前仍然存在比例限制，在他播放的幻燈片中，其中有一頁指出2D NAND閃存可以擴展到兩個節點在15nm和10nm，而且3D堆棧工藝很可能產生于15nm節點，此外，Esfarjani還指出，目前16層的3D NAND在成本上還不能顯示出成本優勢，需要64層堆棧，至少也要達到32層的水平才行。
IMFT在20nm工藝節點使用了浮柵高K金屬柵極Cell結構(floating-gate high-K metal gate)取代了34nm及25nm工藝使用的環繞式Cell結構(wrap-around)，2012年時IMFT就展示過了128Gbit容量的 NAND閃存，美光的M500SSD固態硬盤使用的就是128Gbit 的NAND。
Esfarjani還指出，“過渡到3D不局限于光刻技術，40納米直徑半導體通道也可以實現，主要的問題在于計量和尋找能夠承受多層半導體處理溫度和能夠在垂直通道中實現高縱橫比刻蝕的材料，而且必須要控制在一個精準的89.8錐度。”
Esfarjani最后指出，“NAND市場將一直存在且持續增長，2D NAND將持續浮柵工藝，3D則將帶領我們超越10納米的限制。”
