電路板設(shè)計中，為了盡量減少串?dāng)_，微帶線和帶狀線的布線可以遵循幾種指導(dǎo)原則。對于雙帶線版圖，布線是在兩層內(nèi)板上進(jìn)行，兩面都有一個電壓參考面，這時最好所有鄰近層板的導(dǎo)線都采用正交布線技術(shù)，盡量增大兩個信號層之間的介質(zhì)材料厚度，并最小化每個信號層與其鄰近參考平面間的距離，同時保持所需要的阻抗。
微帶線或帶狀線布線指導(dǎo)原則
線跡間距至少三倍于電路板布線層間介質(zhì)層的厚度;最好使用仿真工具預(yù)先模擬其行為。
對臨界高速網(wǎng)絡(luò)用差分代替單端拓?fù)洌园压材Ｔ肼暤挠绊憸p至最小。在設(shè)計限度內(nèi)，盡量匹配差分信號路徑的正負(fù)引腳。
減小單端信號的耦合效應(yīng)，留有適當(dāng)間隔(大于三倍的線跡寬度)，或者是在不同板層上布線(鄰近層布線彼此正交)。此外，使用仿真工具也是滿足間距要求的一個好辦法。
把信號端接信號間的并行長度減至最短。
同時轉(zhuǎn)換噪聲
時鐘和I/O數(shù)據(jù)速率提高時，輸出轉(zhuǎn)換次數(shù)相應(yīng)減少，信號路徑放電充電期間的瞬態(tài)電流隨之增大。這些電流可能造成板級接地彈跳現(xiàn)象，即接地電壓/Vcc瞬間上升/下降。非理想電源的大瞬態(tài)電流會導(dǎo)致Vcc的瞬間下降(Vcc下降或凹陷)。下面給出了幾條很好的板設(shè)計規(guī)則，有助于減少這些同時轉(zhuǎn)換噪聲的影響。
圖為可用I/O被完全利用時推薦的信號、電源和接地層數(shù)目。
把不用的I/O引腳配置為輸出引腳，并低電壓驅(qū)動，以減小接地彈跳。
盡量減少同時轉(zhuǎn)換輸出引腳的數(shù)目，并使它們在整個FPGA I/O部分均勻分配。
不需要高邊緣速率時，F(xiàn)PGA輸出端選用低壓擺率。
把Vcc安插到多層板的接地平面之間，以消除高速線跡對各層的影響。
把全部板層都用于Vcc和接地可使這些平面的電阻和電感最小，從而提供一個電容和噪聲更低的低電感源，并在鄰近這些平面的信號層上返回邏輯信號。
預(yù)加重、均衡
最先進(jìn)的FPGA所具有的高速收發(fā)器能力，讓它們成為高效的可編程系統(tǒng)級芯片元件，同時也為電路板設(shè)計人員帶來了獨特的挑戰(zhàn)。一個關(guān)鍵問題，尤其與版圖有關(guān)的，是與頻率相關(guān)的傳輸損耗，主要由趨膚效應(yīng)和介電損耗引起。當(dāng)高頻信號在導(dǎo)體表面(比如PCB跡線)傳輸時，由于導(dǎo)線的自感，就會產(chǎn)生趨膚效應(yīng)。這種效應(yīng)減小了導(dǎo)線的有效傳導(dǎo)面積，削弱了信號的高頻分量。介電損耗是由板層之間介質(zhì)材料的電容效應(yīng)所造成的。趨膚效應(yīng)與頻率的平方根成比例，而介電損耗與頻率成比例;因此，介電損耗是高頻信號衰減的主要損耗機(jī)制。
數(shù)據(jù)速率越高，趨膚效應(yīng)和介電損耗就越嚴(yán)重。對1Gbps的系統(tǒng)，鏈路上信號電平的降低尚可接受，但在6Gbps的系統(tǒng)上就不能接受了。不過，現(xiàn)在的收發(fā)器具有發(fā)射器預(yù)加重(pre-emphasis)和接收器均衡(equalization)功能，可以補(bǔ)償高頻信道的失真。它們還可增強(qiáng)信號完整性，放寬線跡長度的限制。這些信號調(diào)節(jié)技術(shù)延長了標(biāo)準(zhǔn)FR-4材料的壽命，能支持更高的數(shù)據(jù)率。由于FR-4材料中的信號衰減，在以6.375Gbps的速率工作時，允許的跡線長度被限制在幾英寸范圍。而預(yù)加重和均衡功能可以將之延長到40多英寸。
某些高性能FPGA中集成有可編程預(yù)加重及均衡功能，如Stratix II GX器件，故其能采用FR-4材料，并放寬最大跡線長度等版圖限制，降低電路板成本。預(yù)加重功能可有效提升信號的高頻分量。Stratix II GX中的4抽頭預(yù)加重電路能減小信號分量的散射(從一位擴(kuò)散到另一位的空間)。預(yù)加重電路可提供最大500%的預(yù)加重，根據(jù)數(shù)據(jù)率、跡線長度和鏈路特性，每個抽頭可被優(yōu)化到最大16級。
