現場可編程門陣列(Field Programmable Gate Array,FPGA)是基于SRAM的一種硬件電路可重配置電子邏輯器件，可通過將硬件描述語言編譯生成的硬件配置比特流編程到FPGA中，而使其硬件邏輯發生改變。FPGA在電子設計中的靈活性和通用性使其在航天、通信、醫療和工控等重要領域得到了廣泛的應用。然而，FPGA中的硬件邏輯電路容易受到SEU(Single Event Upset)和SETs(Single Event Transients)故障的影響，從而導致系統失效。FPGA電路失效降低了基于FPGA的嵌入式系統的穩定性和壽命，同時會嚴重限制它在生產和生活各個方面的應用范圍。系統備份、系統故障恢復和系統多模冗余設計是防止系統失效的有效方法。FPGA動態局部可重構技術是一種可應用于系統故障恢復的新興技術，它可以在FPGA系統運行的過程中，動態地改變FPGA內部的部分邏輯電路塊的邏輯功能，同時又不會影響其他邏輯的正常運轉;二模冗余技術是一種典型的系統冗余容錯設計方法，它為系統的重要模塊設置備份模塊，保證系統出現故障時依然可以穩定可靠地運轉。基于上述思想，本文設計了一種基于FPGA動態可重構技術的二模冗余MIPS處理器。
1 總體方案
Xilinx公司的XC5VLX110T開發板是一個內含ML509芯片、具備內部邏輯塊可動態配置能力的FPGA開發板。Verilog是一種結構化可綜合的硬件描述語言，通過它可以很快地實現數字邏輯電路的結構級系統建模。本文以Xilinx公司的XC5VLX110T開發板作為系統開發平臺，以Verilog語言開發了一種基于二模冗余結構的MIPS處理器系統。系統整體結構如圖1所示。
系統的主要組成部分如表1所列。
IMEM是一個采用Xilinx公司IP生成器生成的FPGA內建存儲器，由于MIPS處理器運行過程中不會改變指令存儲器的內容，所以它被設計為無時鐘門控的單端口只讀存儲器，存放MIPS處理器系統要執行的指令。IMEM的數據位寬為32位，存儲深度為1 024。DMEM同樣也是使用IP生成器生成的存儲器，它存放MIPS處理器執行過程中所需的數據，是具有時鐘邊沿控制和使能控制的可讀寫單端口存儲器。DMEM的數據位寬為32位，存儲深度為1 024。MIPS模塊是一個包含完整數據通路、ALU和控制邏輯的使用Verilog語言描述的單周期MIPS處理器，它的指令集大小為32，所有的指令均為整型操作指令。此處理器模塊含有指令存儲器和數據存儲器外部接口，它是系統核心模塊，所以被設計為FPGA中的可重構區域。ERR_VERIF模塊是故障檢測模塊，它能對兩MIPS系統的執行結果進行對比，并生成相應的故障控制信號;BIST模塊也稱為內建自測試模塊，只有系統發生故障時，此模塊才啟動運行。它用來測試各子系統的正確性，并輸出測試結果。
