日前，德州儀器 (TI) 針對蜂窩式基站與便攜式軟件定義無線電 (SDR)宣布推出業(yè)界最高速度與性能的模擬前端 (AFE)。該低功耗 12 位 AFE7225 集成雙通道 125 MSPS 模數(shù)轉換器 (ADC) 與雙通道 250 MSPS 數(shù)模轉換器 (DAC)，信噪比 (SNR) 提升 2 dB，DAC 輸出電流提高 5 倍，運行速度比同類產(chǎn)品快 25%。
除了 AFE7225，針對較低帶寬、低功耗應用同時推出 12 位 AFE7222。該器件集成雙通道 65 MSPS ADC 與雙通道 130 MSPS DAC，全雙工運行時功耗僅為398 mW，全速半雙工接收模式下，功耗則為 212 mW。
本文引用地址：http://www.eepw.com.cn/article/128476.htm
與同類AFE解決方案 相比，AFE7225 與 AFE7222集成更高的數(shù)字信號處理功能，可提高設計靈活性。此兩款產(chǎn)品是業(yè)界獨無僅有的混合信號AFE，支持獨立收發(fā)、32 位數(shù)控振蕩器 (NCO) 與串行化 LVDS 輸入輸出選項，和增益、相位及偏置不平衡獨立收發(fā)正交調制校正。
AFE7225 和 AFE7222 的主要特性與優(yōu)勢
? 低功耗：深度睡眠模式(deep-sleep mode)下功耗僅為 12 mW，喚醒時間僅 13 us，在輕度睡眠模式(light-sleep mode)下功耗僅為 120 mW，喚醒時間則為 5 us;
? 高性能支持更清晰信號：針對 3G W-CDMA 蜂窩信號，雙通道 ADC 可實現(xiàn) 70 dB 的 SNR，而雙通道 DAC 則可實現(xiàn) 75 dB 的相鄰通道泄漏比(adjacent channel leakage ratio);
? 信號處理可降低 FPGA 閘門數(shù)量、接口速度與成本：二者都支持獨立收發(fā)數(shù)字模塊上下轉換，提供 2x 至 4x內插(interpolation)、2x 抽取(decimation)、粗調(coarse)及 32 位 NCO 頻率混合器、針對正交調制收發(fā)的增益、相位及偏置數(shù)字校正，以及峰值/rms 功率計;
? 高集成度降低系統(tǒng)成本：雙通道 12 位輔助 DAC 及雙通道輸入 12 位輔助 ADC， 可減少獨立監(jiān)控與控制器件，節(jié)省板級空間，降低功耗與成本;
? 為設計人員實現(xiàn)高靈活性：數(shù)字 DAC 輸入與 ADC 輸出可針對串行 LVDS 進行配置，減少引腳/軌跡數(shù) (trace-count)，協(xié)助實現(xiàn)長軌跡信號傳輸(long-trace signaling)。低功耗接口的多路復用 12 位 CMOS 也支持兩條總線上的全雙工，或一條至兩條數(shù)字總線的半雙工;
AFE7225 與 AFE7222 可用于外差或直接轉換無線電架構。針對外差無線電，AFE 中單一 DAC 通道可創(chuàng)建約 100 MHz 的發(fā)送中頻，單一 ADC 通道則可用來捕獲超過 300 MHz 的 IF，無需使用通道便可關斷以節(jié)省電源。針對蜂窩式基站，AFE 與高質量 RF 組件結合，例如具有本地振蕩器的 TRF372017 IQ 調制器以及 TRF371125 IQ 解調器等，可提供大型蜂窩性能。
工具與支持
評估板現(xiàn)已開始供貨。AFE7222EVM 與 AFE7225EVM 都包含 TRF370333 IQ 調制器與 CDCE72010 時鐘抖動清除器， DC/DC 轉換器與低噪聲 LDO 等 TI 電源管理器件，可提供比特至 RF 的完整原型設計與參考設計。
IBIS 模型也已開始提供，以滿足驗證電路板信號完整性需求。
