DSP、FPGA和射頻器件廠商提供更高性能、更低功耗的器件和方案，以滿足新通信標準提出的更高要求，并降低運營商的資本性支出和營運成本。
3G與LTE(長期演進)基站對DSP/FPGA(數字信號處理器/現場可編程門陣列)以及射頻產品在性能上提出了許多新的要求。芯片企業針對這些新需求也提出了新的開發理念，并推出了許多新的解決方案。
多核DSP：內核數量/性能/功耗間達到平衡
多核DSP已經在基站中獲得了廣泛的應用。飛思卡爾網絡部亞太區業務拓展總監曲大健先生介紹說，3G和LTE通信基站對多核DSP有幾個主要的衡量指標：一是DSP核的處理能力要非常強，以滿足數據處理的需求。二是DSP要有適量的周邊接口并具備較快的接口速率，滿足MIMO(多輸入/多輸出)的需求。三是DSP中多核之間要有高速連接，這樣不會造成數據傳輸和輸入的瓶頸。四是基帶加速器要有高速的數據吞吐量，以高效完成對特定算法的處理。
他表示，目前，在多核DSP產品架構上呈現這樣幾種發展方向：一方面，一些企業在市場上提供3核DSP產品，未來將提供4核DSP產品。這類多核DSP產品，核的數目比較少，每個核的處理能力相對較強，但其總體處理能力還是受到一定的限制。另一方面，一些企業提供64核、128核的多核DSP產品。這類多核產品，每個處理核架構較為簡單，處理能力也比較弱。由于集成了較多的處理核，這類DSP的芯片面積會比較大。而飛思卡爾最新推出的6核DSP產品MSC8156，在上述兩類多核DSP產品中做了平衡。該產品核的數目不是最少的，而且每個核的處理能力保持在一個比較強的水平上，因此可以達到較強的總體處理能力，同時還保持了較小水平的芯片面積。
德州儀器DSP業務開發經理郝曉鵬則認為，在3G和LTE基站部署中，選擇多核DSP時要注意幾個因素：首先，總體擁有成本要低。借助硬件加速器，設備制造商不需要DSP核便能實現信道解碼以及WCDMA和TD-SCDMA中的Rake處理。而且，基帶處理器外部不需要再添加加速器，這樣就降低了功耗，減少了外部組件數，并降低了熱設計的復雜度。其次，全球眾多的運營商對功效和綠色基站收發臺(BTS)提出了越來越高的要求。因此，器件需要大幅降低功耗。再次，多核DSP在內核數量、加速器和內部存儲架構間的良好平衡將會實現最佳的通道密度，而且還能使系統的升級過程變得十分便捷。總的來看，考慮到某些計算密集型因素，德州儀器在用于基帶處理的DSP系統級芯片中集成了硬件加速器，這樣，該解決方案就可以實現低成本和低功耗的目標。
FPGA：新器件滿足高性能應用
在基站基帶處理單元(BBU)中，FPGA起到了協同處理的作用。在IF(中頻)處理中，FPGA承擔了主要的處理功能。
